핵심 정보
인텔은 하이엔드 CPU 및 GPU 설계를 확장하기 위해 EMIB 및 Foveros 패키징 기술을 발전시키고 있습니다. 이러한 방식을 통합함으로써 인텔은 수평 및 수직으로 확장되는 복잡한 시스템 인 패키지(SiP)를 구축하여 기존의 실리콘 인터포저를 넘어 대규모 AI 및 데이터 센터 워크로드를 지원하는 것을 목표로 합니다.
EMIB 기술은 더 미세한 인터커넥트 피치와 전력 공급 개선을 위해 실리콘 관통 전극(TSV)을 통합한 EMIB-T의 도입을 통해 발전하고 있습니다. 인텔은 2027년에 EMIB-T가 대량 생산에 도달할 것으로 예상합니다. 향후 반복 모델에서는 레티클 크기의 12배에 달하는 패키지의 안정성을 높이기 위해 유리 코어 기판을 활용할 수 있습니다.
Foveros 제품군은 이제 2.5D 및 3D 통합 옵션을 포함합니다. Xeon 6 'Clearwater Forest' 프로세서에 탑재된 Foveros Direct 3D는 구리-구리 하이브리드 본딩을 사용하여 10µm 미만의 피치를 구현합니다.
이 방식은 솔더 범프를 제거하여 기존의 마이크로 범프 기반 적층 방식보다 열 방출 및 신호 밀도를 향상시킵니다. 인텔의 EMIB 3.5D 아키텍처는 이러한 기술들을 결합하여 수직으로 적층된 모듈을 EMIB 브리지를 통해 측면으로 연결합니다. 이 접근 방식은 대규모 이기종 통합을 가능하게 하지만, 인텔은 차기 'Diamond Rapids' Xeon 프로세서에 EMIB 3.5D를 사용하는 대신 측면 연결을 위해 UCIe-S를 사용하는 것을 선택했습니다.
