Wichtige Informationen
Intel entwickelt seine EMIB- und Foveros-Gehäusetechnologien weiter, um High-End-CPU- und GPU-Designs zu skalieren. Durch die Integration dieser Methoden zielt Intel darauf ab, komplexe System-in-Packages (SiPs) zu bauen, die sowohl horizontal als auch vertikal skalieren und über herkömmliche Silizium-Interposer hinausgehen, um massive KI- und Rechenzentrums-Workloads zu unterstützen.
Die EMIB-Technologie schreitet durch feinere Verbindungsabstände und die Einführung von EMIB-T voran, das Through-Silicon-Vias für eine verbesserte Stromversorgung integriert. Intel erwartet, dass EMIB-T im Jahr 2027 die Massenproduktion erreicht. Zukünftige Iterationen könnten Glas-Kern-Substrate nutzen, um die Stabilität für Gehäuse zu verbessern, die das Zwölffache der Größe eines Retikels erreichen.
Die Foveros-Familie umfasst nun 2,5D- und 3D-Integrationsoptionen. Foveros Direct 3D, das im Xeon 6 'Clearwater Forest'-Prozessor zum Einsatz kommt, nutzt Kupfer-auf-Kupfer-Hybrid-Bonding, um Abstände von unter 10 µm zu erreichen.
Diese Methode eliminiert Lotkugeln und verbessert die Wärmeableitung sowie die Signaldichte im Vergleich zum herkömmlichen Stapeln auf Basis von Microbumps. Intels EMIB 3.5D-Architektur kombiniert diese Technologien und verbindet vertikal gestapelte Module lateral über EMIB-Brücken. Während dieser Ansatz eine massive heterogene Integration ermöglicht, entschied sich Intel gegen die Verwendung von EMIB 3.5D für seinen kommenden 'Diamond Rapids' Xeon-Prozessor und bevorzugt stattdessen UCIe-S für laterale Verbindungen.
