要点
インテルは、ハイエンドCPUおよびGPU設計をスケールさせるために、EMIBおよびFoverosパッケージング技術を進化させています。 これらの手法を統合することで、インテルは水平方向と垂直方向の両方にスケールする複雑なシステム・イン・パッケージ（SiP）を構築し、従来のシリコンインターポーザを超えて、大規模なAIおよびデータセンターのワークロードをサポートすることを目指しています。
EMIB技術は、より微細なインターコネクトピッチと、電力供給を改善するためのシリコン貫通ビア（TSV）を組み込んだEMIB-Tの導入により進歩しています。 インテルは、2027年にEMIB-Tが大量生産に達すると予想しています。 将来の反復モデルでは、レチクルの12倍のサイズに達するパッケージの安定性を高めるために、ガラスコア基板が利用される可能性があります。
Foverosファミリーには現在、2.5Dおよび3D統合オプションが含まれています。 Xeon 6「Clearwater Forest」プロセッサに採用されているFoveros Direct 3Dは、銅対銅のハイブリッドボンディングを利用して10µm未満のピッチを実現しています。
この手法ははんだバンプを排除し、従来のマイクロバンプベースのスタッキングと比較して放熱性と信号密度を向上させます。 インテルのEMIB 3.5Dアーキテクチャは、これらの技術を組み合わせ、垂直に積層されたモジュールをEMIBブリッジを介して横方向にリンクします。 このアプローチにより大規模な異種統合が可能になりますが、インテルは次期「Diamond Rapids」XeonプロセッサにおいてEMIB 3.5Dを使用せず、代わりに横方向の接続にUCIe-Sを採用することを選択しました。
