Información clave
Intel está evolucionando sus tecnologías de empaquetado EMIB y Foveros para escalar diseños de CPU y GPU de gama alta. Al integrar estos métodos, Intel pretende construir complejos sistemas en paquete (SiP) que escalen tanto horizontal como verticalmente, yendo más allá de los interposers de silicio tradicionales para soportar cargas de trabajo masivas de IA y centros de datos.
La tecnología EMIB está avanzando mediante pasos de interconexión más finos y la introducción de EMIB-T, que incorpora vías a través de silicio para mejorar la entrega de energía. Intel espera que EMIB-T alcance la producción en gran volumen en 2027. Las futuras iteraciones podrían utilizar sustratos de núcleo de vidrio para mejorar la estabilidad en paquetes que alcancen 12 veces el tamaño de una retícula.
La familia Foveros ahora incluye opciones de integración 2.5D y 3D. Foveros Direct 3D, presente en el procesador Xeon 6 'Clearwater Forest', utiliza unión híbrida de cobre a cobre para lograr pasos inferiores a 10 µm.
Este método elimina las protuberancias de soldadura, mejorando la disipación térmica y la densidad de señal en comparación con el apilamiento convencional basado en microbumps. La arquitectura EMIB 3.5D de Intel combina estas tecnologías, vinculando módulos apilados verticalmente de forma lateral a través de puentes EMIB. Aunque este enfoque permite una integración heterogénea masiva, Intel optó por no utilizar EMIB 3.5D para su próximo procesador Xeon 'Diamond Rapids', prefiriendo en su lugar UCIe-S para las conexiones laterales.
